FPC生產(chǎn)中常用的模切輔材，看看有哪些？
生產(chǎn)FPC的工序繁雜，從開料鉆孔到包裝出貨，中間所需要的工序有20多道，在這漫長的生產(chǎn)過程中，根據(jù)客戶需求，將用到多種輔材。FPC的基材一般為雙面或單面銅箔，這是整個(gè)FPC的基礎(chǔ)，F(xiàn)PC的電氣性能都由它決定。其他輔材只是用來輔助安裝與適應(yīng)使用環(huán)境。主要有下面幾種：
1、FR4-質(zhì)地較硬，有0.15-2.0mm的不同厚度，主要用在FPC焊接處的反面，作為加強(qiáng)，方便焊接穩(wěn)定可靠；

FR-4是一種耐燃材料等級的代號，所代表的意思是樹脂材料經(jīng)過燃燒狀態(tài)能夠自行熄滅的一種材料規(guī)格，它不是一種材料名稱，而是一種材料等級，因此目般電路板所用的FR-4等級材料就有非常多的種類，但是多數(shù)都是以所謂的四功能(Tera-Function)的環(huán)氧樹脂加上填充劑(Filler)以及玻璃纖維所做出的復(fù)合材料。

2、PI膠帶-質(zhì)地較軟，可彎曲，主要用在金手指區(qū)域的加厚加強(qiáng)，便于插拔；

PI膠帶，全名是聚酰亞胺膠帶。PI膠帶是以聚酰亞胺薄膜為基材，采用進(jìn)口有機(jī)硅壓敏膠粘劑，具有耐高低溫、耐酸堿、耐溶劑、電氣絕緣（H級）、防輻射等性能。適用于電子線路板波峰焊錫遮蔽、保護(hù)金手指和電器絕緣、馬達(dá)絕緣，以及鋰電池正負(fù)極耳固定。

3、鋼片-質(zhì)地硬，功能與FR4一樣，用于焊接處補(bǔ)強(qiáng)，比FR4美觀，可接地，硬度較FR4高；

鋼片，材料為原裝進(jìn)口不銹鋼經(jīng)熱處理精磨加工制成,具有精密度高、拉力度強(qiáng)、光潔度好、有韌性、不易折斷的特點(diǎn)。

4、TPX阻膠膜-一款耐高溫的樹脂阻擋離型膜，用于線路板壓合工序，經(jīng)的工藝設(shè)計(jì)，可用于阻擋樹脂溢出后埋孔和盲通孔的多次層壓工序上，具有良好的阻膠、塞孔效果。

5、EIM電磁膜-貼于FPC表面，用于屏蔽信號干擾；

EIM電磁膜是一種通過真空濺射的方法，可以在不同襯底的（PET/PC/玻璃等）基材上鍍屏蔽材料，以極低的電阻實(shí)現(xiàn)EMI電磁干擾屏蔽。

6、導(dǎo)電膠-用于鋼片與FPC的連接壓合，導(dǎo)電，可實(shí)現(xiàn)鋼片接地功能；

導(dǎo)電膠是一種固化或干燥后具有一定導(dǎo)電性的膠粘劑。主要由樹脂基體、導(dǎo)電粒子和分散添加劑、助劑等組成。它可以將多種導(dǎo)電材料連接在一起，使被連接材料間形成電的通路。在電子工業(yè)中,導(dǎo)電膠已成為一種的新材料。

7、3M膠紙-主要用作于0.4mm及以上厚度的FR4與FPC粘貼，以及FPC與客戶產(chǎn)品組裝固定；

FPC輔材的使用，終要根據(jù)客戶的使用環(huán)境與功能要求來決定。

高速PCB設(shè)計(jì)指南之二
第二篇 PCB布局

在設(shè)計(jì)中，布局是一個(gè)重要的環(huán)節(jié)。布局結(jié)果的好壞將直接影響布線的效果，因此可以這樣認(rèn)為，合理的布局是PCB設(shè)計(jì)成功的步。
布局的方式分兩種，一種是交互式布局，另一種是自動(dòng)布局，一般是在自動(dòng)布局的基礎(chǔ)上用交互式布局進(jìn)行調(diào)整，在布局時(shí)還可根據(jù)走線的情況對門電路進(jìn)行再分配，將兩個(gè)門電路進(jìn)行交換，使其成為便于布線的佳布局。在布局完成后，還可對設(shè)計(jì)文件及有關(guān)信息進(jìn)行返回標(biāo)注于原理圖，使得PCB板中的有關(guān)信息與原理圖相一致，以便在今后的建檔、更改設(shè)計(jì)能同步起來, 同時(shí)對模擬的有關(guān)信息進(jìn)行更新，使得能對電路的電氣性能及功能進(jìn)行板級驗(yàn)證。

--考慮整體美觀
一個(gè)產(chǎn)品的成功與否，一是要注重內(nèi)在質(zhì)量，二是兼顧整體的美觀，兩者都較才能認(rèn)為該產(chǎn)品是成功的。
在一個(gè)PCB板上，元件的布局要求要均衡，疏密有序，不能頭重腳輕或一頭沉。

--布局的檢查印制板尺寸是否與加工圖紙尺寸相符？能否符合PCB制造工藝要求？有無定位標(biāo)記？
元件在二維、三維空間上有無沖突？
元件布局是否疏密有序，排列整齊？是否全部布完？
需經(jīng)常更換的元件能否方便的更換？插件板插入設(shè)備是否方便？
熱敏元件與發(fā)熱元件之間是否有適當(dāng)?shù)木嚯x？
調(diào)整可調(diào)元件是否方便？
在需要散熱的地方，裝了散熱器沒有？空氣流是否通暢？
信號流程是否順暢且互連短？
插頭、插座等與機(jī)械設(shè)計(jì)是否矛盾？
線路的干擾問題是否有所考慮？

超實(shí)用的高頻PCB電路設(shè)計(jì)70問答之一
1、如何選擇PCB 板材？

選擇PCB板材在滿足設(shè)計(jì)需求和可量產(chǎn)性及成本中間取得平衡點(diǎn)。設(shè)計(jì)需求包含電氣和機(jī)構(gòu)這兩部分。通常在設(shè)計(jì)非常高速的 PCB 板子(大于 GHz 的頻率)時(shí)這材質(zhì)問題會(huì)比較重要。例如，現(xiàn)在常用的 FR-4 材質(zhì)，在幾個(gè)GHz 的頻率時(shí)的介質(zhì)損耗(dielectric loss)會(huì)對信號衰減有很大的影響，可能就不合用。就電氣而言，要注意介電常數(shù)(dielectric constant)和介質(zhì)損在所設(shè)計(jì)的頻率是否合用。



2、如何避免高頻干擾？

避免高頻干擾的基本思路是盡量降低高頻信號電磁場的干擾，也就是所謂的串?dāng)_(Crosstalk)?？捎美蟾咚傩盘柡湍M信號之間的距離，或加 ground guard/shunt traces 在模擬信號旁邊。還要注意數(shù)字地對模擬地的噪聲干擾。



3、在高速設(shè)計(jì)中，如何解決信號的完整性問題？

信號完整性基本上是阻抗匹配的問題。而影響阻抗匹配的因素有信號源的架構(gòu)和輸出阻抗(output impedance)，走線的特性阻抗，負(fù)載端的特性，走線的拓樸(topology)架構(gòu)等。解決的方式是靠端接(termination)與調(diào)整走線的拓樸。



4、差分布線方式是如何實(shí)現(xiàn)的？

差分對的布線有兩點(diǎn)要注意，一是兩條線的長度要盡量一樣長，另一是兩線的間距(此間距由差分阻抗決定)要一直保持不變，也就是要保持平行。平行的方式有兩種，一為兩條線走在同一走線層(side-by-side)，一為兩條線走在上下相鄰兩層(over-under)。一般以前者 side-by-side(并排, 并肩) 實(shí)現(xiàn)的方式較多。



5、對于只有一個(gè)輸出端的時(shí)鐘信號線，如何實(shí)現(xiàn)差分布線？

要用差分布線一定是信號源和接收端也都是差分信號才有意義。所以對只有一個(gè)輸出端的時(shí)鐘信號是無法使用差分布線的。



6、接收端差分線對之間可否加一匹配電阻？

接收端差分線對間的匹配電阻通常會(huì)加, 其值應(yīng)等于差分阻抗的值。這樣信號質(zhì)量會(huì)好些。



7、為何差分對的布線要靠近且平行？

對差分對的布線方式應(yīng)該要適當(dāng)?shù)目拷移叫?。所謂適當(dāng)?shù)目拷且驗(yàn)檫@間距會(huì)影響到差分阻抗(differential impedance)的值, 此值是設(shè)計(jì)差分對的重要參數(shù)。需要平行也是因?yàn)橐３植罘肿杩沟囊恢滦?。若兩線忽遠(yuǎn)忽近, 差分阻抗就會(huì)不一致, 就會(huì)影響信號完整性(signal integrity)及時(shí)間延遲(timing delay)。



8、如何處理實(shí)際布線中的一些理論沖突的問題

基本上, 將模/數(shù)地分割隔離是對的。 要注意的是信號走線盡量不要跨過有分割的地方(moat), 還有不要讓電源和信號的回流電流路徑(returning current path)變太大。



晶振是模擬的正反饋振蕩電路, 要有穩(wěn)定的振蕩信號, 滿足loop gain 與 phase 的規(guī)范, 而這模擬信號的振蕩規(guī)范很容易受到干擾, 即使加 ground guard traces 可能也無法完全隔離干擾。而且離的太遠(yuǎn),地平面上的噪聲也會(huì)影響正反饋振蕩電路。 所以, 一定要將晶振和芯片的距離進(jìn)可能靠近。



確實(shí)高速布線與 EMI 的要求有很多沖突。但基本原則是因 EMI 所加的電阻電容或 ferrite bead, 不能造成信號的一些電氣特性不符合規(guī)范。 所以, 好先用安排走線和 PCB 迭層的技巧來解決或減少 EMI的問題, 如高速信號走內(nèi)層。后才用電阻電容或 ferrite bead 的方式, 以降低對信號的傷害。



9、如何解決高速信號的手工布線和自動(dòng)布線之間的矛盾？

現(xiàn)在較強(qiáng)的布線軟件的自動(dòng)布線器大部分都有設(shè)定約束條件來控制繞線方式及過孔數(shù)目。各家 EDA公司的繞線引擎能力和約束條件的設(shè)定項(xiàng)目有時(shí)相差甚遠(yuǎn)。 例如, 是否有足夠的約束條件控制蛇行線(serpentine)蜿蜒的方式, 能否控制差分對的走線間距等。 這會(huì)影響到自動(dòng)布線出來的走線方式是否能符合設(shè)計(jì)者的想法。 另外, 手動(dòng)調(diào)整布線的難易也與繞線引擎的能力有的關(guān)系。 例如, 走線的推擠能力,過孔的推擠能力, 甚至走線對敷銅的推擠能力等等。 所以, 選擇一個(gè)繞線引擎能力強(qiáng)的布線器, 才是解決之道。



10、關(guān)于 test coupon。

test coupon 是用來以 TDR (Time Domain Reflectometer) 測量所生產(chǎn)的 PCB 板的特性阻抗是否滿足設(shè)計(jì)需求。 一般要控制的阻抗有單根線和差分對兩種情況。 所以， test coupon 上的走線線寬和線距(有差分對時(shí))要與所要控制的線一樣。 重要的是測量時(shí)接地點(diǎn)的位置。 為了減少接地引線(ground lead)的電感值， TDR 探棒(probe)接地的地方通常非常接近量信號的地方(probe tip)， 所以， test coupon 上量測信號的點(diǎn)跟接地點(diǎn)的距離和方式要符合所用的探棒。



11、在高速 PCB 設(shè)計(jì)中，信號層的空白區(qū)域可以敷銅，而多個(gè)信號層的敷銅在接地和接電源上應(yīng)如何分配？

一般在空白區(qū)域的敷銅絕大部分情況是接地。 只是在高速信號線旁敷銅時(shí)要注意敷銅與信號線的距離， 因?yàn)樗蟮你~會(huì)降低一點(diǎn)走線的特性阻抗。也要注意不要影響到它層的特性阻抗， 例如在 dual strip line 的結(jié)構(gòu)時(shí)。

12、是否可以把電源平面上面的信號線使用微帶線模型計(jì)算特性阻抗？電源和地平面之間的信號是否可以使用帶狀線模型計(jì)算？

是的， 在計(jì)算特性阻抗時(shí)電源平面跟地平面都視為參考平面。 例如四層板: 頂層-電源層-地層-底層，這時(shí)頂層走線特性阻抗的模型是以電源平面為參考平面的微帶線模型。



13、在高密度印制板上通過軟件自動(dòng)產(chǎn)生測試點(diǎn)一般情況下能滿足大批量生產(chǎn)的測試要求嗎？

一般軟件自動(dòng)產(chǎn)生測試點(diǎn)是否滿足測試需求看對加測試點(diǎn)的規(guī)范是否符合測試機(jī)具的要求。另外，如果走線太密且加測試點(diǎn)的規(guī)范比較嚴(yán)，則有可能沒辦法自動(dòng)對每段線都加上測試點(diǎn)，當(dāng)然，需要手動(dòng)補(bǔ)齊所要測試的地方。



14、添加測試點(diǎn)會(huì)不會(huì)影響高速信號的質(zhì)量？

至于會(huì)不會(huì)影響信號質(zhì)量就要看加測試點(diǎn)的方式和信號到底多快而定。基本上外加的測試點(diǎn)(不用在線既有的穿孔(via or DIP pin)當(dāng)測試點(diǎn))可能加在在線或是從在線拉一小段線出來。前者相當(dāng)于是加上一個(gè)很小的電容在在線，后者則是多了一段分支。這兩個(gè)情況都會(huì)對高速信號多多少少會(huì)有點(diǎn)影響，影響的程度就跟信號的頻率速度和信號緣變化率(edge rate)有關(guān)。影響大小可透過仿真得知。原則上測試點(diǎn)越小越好(當(dāng)然還要滿足測試機(jī)具的要求)分支越短越好。



15、若干 PCB 組成系統(tǒng)，各板之間的地線應(yīng)如何連接？

各個(gè) PCB 板子相互連接之間的信號或電源在動(dòng)作時(shí)，例如 A 板子有電源或信號送到 B 板子，一定會(huì)有等量的電流從地層流回到 A 板子 (此為 Kirchoff current law)。這地層上的電流會(huì)找阻抗小的地方流回去。所以，在各個(gè)不管是電源或信號相互連接的接口處，分配給地層的管腳數(shù)不能太少，以降低阻抗，這樣可以降低地層上的噪聲。另外，也可以分析整個(gè)電流環(huán)路，尤其是電流較大的部分，調(diào)整地層或地線的接法，來控制電流的走法(例如，在某處制造低阻抗，讓大部分的電流從這個(gè)地方走)，降低對其它較敏感信號的影響。



16、能介紹一些國外關(guān)于高速 PCB 設(shè)計(jì)的技術(shù)書籍和數(shù)據(jù)嗎？

現(xiàn)在高速數(shù)字電路的應(yīng)用有通信網(wǎng)路和計(jì)算器等相關(guān)領(lǐng)域。在通信網(wǎng)路方面，PCB 板的工作頻率已達(dá) GHz 上下，疊層數(shù)就我所知有到 40 層之多。計(jì)算器相關(guān)應(yīng)用也因?yàn)樾酒倪M(jìn)步，無論是一般的 PC 或服務(wù)器(Server)，板子上的高工作頻率也已經(jīng)達(dá)到 400MHz (如 Rambus) 以上。因應(yīng)這高速高密度走線需求，盲埋孔(blind/buried vias)、mircrovias 及 build-up 制程工藝的需求也漸漸越來越多。 這些設(shè)計(jì)需求都有廠商可大量生產(chǎn)。



17、兩個(gè)常被參考的特性阻抗公式：

微帶線(microstrip) Z={87/[sqrt(Er+1.41)]}ln[5.98H/(0.8W+T)] 其中，W 為線寬，T 為走線的銅皮厚度，H 為走線到參考平面的距離，Er 是 PCB 板材質(zhì)的介電常數(shù)(dielectric constant)。此公式在0.1<(W/H)<2.0 及 1<(Er)<15 的情況才能應(yīng)用。



帶狀線(stripline) Z=[60/sqrt(Er)]ln{4H/[0.67π(T+0.8W)]} 其中，H 為兩參考平面的距離，并且走線位于兩參考平面的中間。此公式在 W/H<0.35 及 T/H<0.25 的情況才能應(yīng)用。



18、差分信號線中間可否加地線？

差分信號中間一般是不能加地線。因?yàn)椴罘中盘柕膽?yīng)用原理重要的一點(diǎn)便是利用差分信號間相互耦合(coupling)所帶來的好處，如 flux cancellation，抗噪聲(noise immunity)能力等。若在中間加地線，便會(huì)破壞耦合效應(yīng)。



19、剛?cè)岚逶O(shè)計(jì)是否需要設(shè)計(jì)軟件與規(guī)范？國內(nèi)何處可以承接該類電路板加工？

可以用一般設(shè)計(jì) PCB 的軟件來設(shè)計(jì)柔性電路板(Flexible Printed Circuit)。一樣用 Gerber 格式給 FPC廠商生產(chǎn)。由于制造的工藝和一般 PCB 不同，各個(gè)廠商會(huì)依據(jù)他們的制造能力會(huì)對小線寬、小線距、小孔徑(via)有其**。除此之外，可在柔性電路板的轉(zhuǎn)折處鋪些銅皮加以補(bǔ)強(qiáng)。至于生產(chǎn)的廠商可上網(wǎng)“FPC”當(dāng)關(guān)鍵詞查詢應(yīng)該可以找到。



20、適當(dāng)選擇 PCB 與外殼接地的點(diǎn)的原則是什么？

選擇 PCB 與外殼接地點(diǎn)選擇的原則是利用 chassis ground 提供低阻抗的路徑給回流電流(returning current)及控制此回流電流的路徑。例如，通常在高頻器件或時(shí)鐘產(chǎn)生器附近可以借固定用的螺絲將 PCB的地層與 chassis ground 做連接，以盡量縮小整個(gè)電流回路面積，也就減少電磁輻射。