140DDI35300 內(nèi)置多層緩存 CPU 從不直接訪問(wèn) RAM?，F(xiàn)代 CPU 有一層或多層緩存。CPU 執(zhí)行計(jì)算的能力比 RAM 向 CPU 提供數(shù)據(jù)的能力要快得多。其原因超出了本文的范圍，但我將在下一篇文章中進(jìn)一步探討。 高速緩存比系統(tǒng) RAM 更快，并且更接近 CPU，因?yàn)樗挥谔幚砥餍酒?。高速緩存提供?shù)據(jù)存儲(chǔ)和指令，以防止 CPU 等待從 RAM 中檢索數(shù)據(jù)。當(dāng) CPU 需要數(shù)據(jù)時(shí)——程序指令也被認(rèn)為是數(shù)據(jù)——緩存會(huì)判斷數(shù)據(jù)是否已經(jīng)駐留并將其提供給 CPU。 如果請(qǐng)求的數(shù)據(jù)不在緩存中，它會(huì)從 RAM 中檢索并使用預(yù)測(cè)算法將更多數(shù)據(jù)從 RAM 移動(dòng)到緩存中。緩存控制器分析請(qǐng)求的數(shù)據(jù)并嘗試預(yù)測(cè)需要從 RAM 中獲取哪些額外數(shù)據(jù)。它將預(yù)期的數(shù)據(jù)加載到緩存中。通過(guò)將一些數(shù)據(jù)保存在比 RAM 更快的高速緩存中更靠近 CPU，CPU 可以保持忙碌狀態(tài)，而不會(huì)浪費(fèi)等待數(shù)據(jù)的周期。 我們的簡(jiǎn)單 CPU 具有三級(jí)緩存。第 2 級(jí)和第 3 級(jí)旨在預(yù)測(cè)接下來(lái)需要哪些數(shù)據(jù)和程序指令，將數(shù)據(jù)從 RAM 中移出，并將其移至更靠近 CPU 的位置，以便在需要時(shí)準(zhǔn)備就緒。這些緩存大小通常在 1 MB 到 32 MB 之間，具體取決于處理器的速度和預(yù)期用途。

140CPU43412 CPU時(shí)鐘和控制單元 140CPU43412包括所有 CPU 組件都同步才能順利協(xié)同工作。控制單元以由時(shí)鐘速度確定的速率執(zhí)行此功能，并負(fù)責(zé)通過(guò)使用遍及整個(gè) CPU 的定時(shí)信號(hào)來(lái)指導(dǎo)其他單元的操作。 隨機(jī)存取存儲(chǔ)器 (RAM) 盡管 RAM 或主存儲(chǔ)器在此圖和下圖中顯示，但它并不是 CPU 的真正組成部分。它的功能是存儲(chǔ)程序和數(shù)據(jù)，以便在 CPU 需要它們時(shí)可以使用它們。

SCHNEIDER 140ACO13000 中央處理器（CPU），任何數(shù)字的主要部分計(jì)算機(jī)系統(tǒng)，一般由主存儲(chǔ)器、控制單元和算術(shù)邏輯單元組成。它構(gòu)成了整個(gè)計(jì)算機(jī)系統(tǒng)的物理心臟；它連接著各種外圍設(shè)備，包括輸入/輸出設(shè)備和輔助存儲(chǔ)單元。在現(xiàn)代計(jì)算機(jī)中，CPU 包含在稱(chēng)為微處理器的集成電路 芯片中。 這中央處理器的控制單元調(diào)節(jié)和集成計(jì)算機(jī)的操作。它以適當(dāng)?shù)捻樞驈闹鞔鎯?chǔ)器中選擇和檢索指令并解釋它們，以便在適當(dāng)?shù)臅r(shí)刻激活系統(tǒng)的其他功能元件以執(zhí)行它們各自的操作。所有輸入數(shù)據(jù)都通過(guò)主存儲(chǔ)器傳輸?shù)接糜谔幚淼乃阈g(shù)邏輯單元，涉及四種基本算術(shù)功能（即加法、減法、乘法和除法）和某些邏輯運(yùn)算，例如比較數(shù)據(jù)和選擇所需的問(wèn)題解決程序或可行的替代方案基于預(yù)定的決策標(biāo)準(zhǔn)。

SCHNEIDER 140CRA31200 PCI設(shè)備 CPU和所有 PCI 設(shè)備都需要訪問(wèn)它們共享的內(nèi)存。140CRA31200設(shè)備驅(qū)動(dòng)程序控制 PCI 設(shè)備并通過(guò)使用此內(nèi)存在它們之間傳遞信息。通常，此共享內(nèi)存包含設(shè)備的控制和狀態(tài)寄存器，用于控制設(shè)備和讀取其狀態(tài)。例如，PCI 140CRA31200 設(shè)備驅(qū)動(dòng)程序會(huì)讀取其狀態(tài)寄存器以找出設(shè)備是否準(zhǔn)備好寫(xiě)入信息塊，或者它可能寫(xiě)入控制寄存器以在設(shè)備打開(kāi)后啟動(dòng)設(shè)備。 CPU 的系統(tǒng)內(nèi)存可用于此共享內(nèi)存，但在這種情況下，每次 PCI 設(shè)備訪問(wèn)內(nèi)存時(shí)，CPU 都暫停，等待它完成。對(duì)內(nèi)存的訪問(wèn)通常一次于一個(gè)系統(tǒng)組件。這會(huì)減慢系統(tǒng)速度。它不允許系統(tǒng)的外圍設(shè)備以不受控制的方式訪問(wèn)主內(nèi)存。這將是非常危險(xiǎn)的；發(fā)生故障的設(shè)備可能會(huì)使系統(tǒng)非常不穩(wěn)定。 外圍設(shè)備有自己的內(nèi)存空間。CPU 可以訪問(wèn)這些空間，但是通過(guò)使用 DMA（直接內(nèi)存訪問(wèn)）通道，設(shè)備對(duì)系統(tǒng)內(nèi)存的訪問(wèn)受到非常嚴(yán)格的控制。ISA 設(shè)備可以訪問(wèn)兩個(gè)地址空間；ISA I/O（輸入/輸出）和 ISA 內(nèi)存。對(duì)于的微處理器，PCI 具有三個(gè)要素：PCI I/O、PCI 內(nèi)存和 PCI 配置空間。 一些微處理器，例如 Alpha AXP 處理器，除了系統(tǒng)地址空間之外，不能自然訪問(wèn)地址空間。該處理器使用支持芯片組訪問(wèn)其他地址空間，例如 PCI 配置空間，通過(guò)使用稀疏地址映射方案竊取部分大型虛擬地址空間并將其映射到 PCI 地址空間。

管理器是將數(shù)據(jù)流從 CPU 連接到接收內(nèi)核的組件，反之亦然。它在內(nèi)核和 LMem 之間建立連接并互連內(nèi)核。管理器還構(gòu)建了 CPU 代碼與 DFE 交互的接口。 管理器和內(nèi)核是用一種稱(chēng)為 MaxJ 的特定領(lǐng)域語(yǔ)言編寫(xiě)的。這種語(yǔ)言是Java 編程語(yǔ)言的超集，具有一些更適合更輕松地創(chuàng)建數(shù)據(jù)流程序的擴(kuò)展。 編譯器將內(nèi)核的描述轉(zhuǎn)換為數(shù)據(jù)流圖，該圖由后端物理布局在 FPGA 芯片上。后端通常計(jì)算量很大，因?yàn)樾枰紤]許多結(jié)構(gòu)約束。

TRICONEX MA2211-100 I/O 模塊是一種可擴(kuò)展的模塊化解決方案，可集成到 Premio 的工業(yè)計(jì)算機(jī)中，并通過(guò)即插即用的可擴(kuò)展性提供增強(qiáng)的可靠性。這些附加模塊有助于解決在崎嶇邊緣出現(xiàn)的設(shè)計(jì)限制和兼容性問(wèn)題。TRICONEX MA2211-100 I/O 模塊提供定制以滿(mǎn)足特定 I/O 要求，從而在嚴(yán)苛的邊緣部署中實(shí)現(xiàn)穩(wěn)健的 I/O 連接。 采用專(zhuān)有的 PCIe 通信標(biāo)準(zhǔn)設(shè)計(jì)構(gòu)建，它創(chuàng)建了一個(gè)簡(jiǎn)單的,但多功能的解決方案可以在兼容的 Premio 系統(tǒng)之間互換，以實(shí)現(xiàn)完全優(yōu)化的配置。EDGEBoost 模塊直接安裝到各自的 EDGEBoost 支架中，為用戶(hù)提供了一種可擴(kuò)展的方式來(lái)擴(kuò)展他們的 I/O 需求，而無(wú)需進(jìn)一步投資來(lái)為更多物聯(lián)網(wǎng)設(shè)備提供動(dòng)力。